DSpace Repository

Infraestructura hw-sw orientada a objetos para la gestión uniforme de las comunicaciones en sistemas en chip.

Show simple item record

dc.contributor.author Barba Romero, Jesús
dc.date.accessioned 2012-10-04T12:09:41Z
dc.date.available 2012-10-04T12:09:41Z
dc.date.issued 2008
dc.identifier.other https://www.educacion.gob.es/teseo/imprimirFicheroTesis.do?fichero=9879 es_ES
dc.identifier.uri http://hdl.handle.net/10578/2713
dc.description.abstract En la actualidad, las técnicas de diseño de sistemas electrónicos, llamémoslas tradicionales, empiezan a exhibir problemas de escalado cuando se trabaja con circuitos cada vez más complejos y con un creciente número de puertas. En realidad, esta es una circunstancia que no es nueva y lleva amenazando con colapsar los actuales modelos de diseño desde hace casi una década. Esl (electronic system level) es un conjunto de metodologías complementarias que permiten el diseño, verificación y depuración de las partes hardware y software que componen un sistema empotrado. Esl es definido por los autores de [bmp07] como: la utilización de las abstracciones apropiadas para incrementar el conocimiento sobre un sistema y mejorar la probabilidad de éxito de la implementación de la funcionalidad de una forma eficiente. La palabra clave en esl es sistema. Elevar el nivel de abstracción permite capturar la estructura básica de la solución de una manera rápida y fácil en las primeras fases del proceso de diseño. Una metodología basada en esl minimiza el riesgo de tener que volver atrás debido a errores y, por consiguiente, reduce los tiempos de trabajo. Sin embargo, hasta hace relativamente poco tiempo, esl no ha empezado a despegar y dar soluciones a los mismos problemas que su predecesor, sld (system level design), tuvo que hacer frente. Entre ellos se encuentra como realizar el paso que nos llevara del modelo abstracto a la implementación (a nivel de puertas o utilizando una especificación en un lenguaje de transferencia de registros). La aparición de estándares en diferentes aspectos del proceso de diseño ha permitido la creación de herramientas de soporte y automatización de tareas. Al mismo tiempo hacen menos tediosa la integración de varias de estas en los flujos de diseño. Este es el caso de ieee 1666 para systemc, o iniciativas como las del consorcio spirit para el intercambio de especificaciones arquitecturales de ips (intellectual property) y fomentar la reutilización de componentes. La, cada vez más, creciente complejidad de los sistemas a desarrollar hace necesaria la utilización de técnicas, metodologías y herramientas que supongan una verdadera ayuda para el diseñador. En esta tesis doctoral se aborda el diseño de sistemas heterogéneos, como por ejemplo son los socs (system on chip), desde una nueva perspectiva. Este trabajo de tesis parte de la siguiente premisa: un sistema en chip (o cualquier sistema electrónico actual) comparte muchas características con los sistemas distribuidos heterogéneos en red. Al igual que en estos últimos, dentro del chip podemos encontrarnos elementos de procesamientos tanto hardware como software (ips, procesadores, etc.) Y una infraestructura de comunicaciones que interconecta todos los componentes (buses, networks on chip, etc.). Dado el, cada vez más, elevado número de componentes y su heterogeneidad es fácil establecer dicha correlación con los sistemas distribuidos clásicos. Si se profundiza un poco más, se puede observar que algunos de los principales problemas a los que actualmente tienen que hacer frente los diseñadores, son recurrentes y de sobra conocidos desde hace ya más de dos décadas por sus colegas en el campo de la programación de sistemas distribuidos. Asegurar la interoperabilidad entre componentes (implementados de diferente manera o ejecutándose en distintas plataformas) y gestionar de forma uniforme la heterogeneidad son solo dos ejemplos que demuestran que los sistemas distribuidos y los socs tienen muchos aspectos en común. Así pues, y tras realizar una evaluación de las técnicas que han sido aplicadas con éxito en el mundo software, se propone la utilización de una capa de intermediación hardware-software para la integración transparente de los componentes de un sistema. Dicha capa oculta los detalles de implementación de la plataforma subyacente y desacopla completamente la problemática de la comunicación de la implementación del comportamiento del sistema. La principal ventaja es la unificación de los interfaces de comunicación entre las partes hardware y software de un sistema empotrado, lo que abre la puerta a modelos de desarrollo que podrían, ahora sí, gestionar de forma concurrente el diseño de la parte hardware y de la parte software. Es evidente que, por muchas analogías que podamos establecer entre los socs y los sistemas distribuidos heterogéneos en red, muchos conceptos presentes en estos ultimos necesitan de una adaptación, ser reinventados o ser desechados por su no aplicabilidad en el diseño de sistemas hardware. Ooce (object-oriented communication engine) es la propuesta de esta tesis: una infraestructura de comunicaciones hibrida para sistemas en un chip. La mayoría de los elementos se encuentran implementados en hardware para garantizar la máxima eficiencia y mínima sobrecarga en el sistema final. Además, se han elaborado herramientas que permiten la generación automática de gran parte de la infraestructura a partir de un modelo de objetos distribuidos. El modelo de objetos distribuidos aporta la semántica necesaria para asegurar la interoperabilidad entre los elementos del sistema. La comunicación entre los componentes se realiza mediante invocaciones a métodos, que encapsulan la funcionalidad del componente. Ooce implementa una serie de servicios básicos que componen una plataforma flexible sobre la cual poder construir otros servicios más complejos o extender los existentes, elaborar nuevas metodologías de diseño o utilizar diferentes modelos para su programación. Los resultados de implementación muestran como la sobrecarga introducida es, como mucho, igual que otras soluciones a medida con una reducción notable del tiempo de diseño gracias a técnicas de generación automática y reutilización de modelos. es_ES
dc.format text/plain en_US
dc.language.iso es en_US
dc.publisher Universidad de Castilla-La Mancha es_ES
dc.rights info:eu-repo/semantics/openAccess en_US
dc.subject Sistema informático es_ES
dc.title Infraestructura hw-sw orientada a objetos para la gestión uniforme de las comunicaciones en sistemas en chip. es_ES
dc.type info:eu-repo/semantics/doctoralThesis en_US


Files in this item

Files Size Format View

There are no files associated with this item.

This item appears in the following Collection(s)

Show simple item record

Search DSpace


Advanced Search

Browse

My Account